

# Soluzione della prova scritta di Fondamenti di Elettronica

29 gennaio 2019 parte digitale

- 1) Si tratta di una porta logica di tipo np-CMOS. Il primo blocco implementa la funzione  $\bar{A} \cdot \bar{B}$ . Il secondo blocco produce la funzione  $F = \overline{C \cdot \bar{A} \cdot \bar{B}} = \bar{C} + A + B$ .
- 2) Dato che iniziamo la fase di valutazione col nodo F già a  $V_{DD}$ , il caso peggiore nella fase di valutazione è legato alla scarica della capacità  $C_L$ . Esiste solo un caso, però, in cui  $C_L$  viene scaricata, cioè quando  $A=B=0$  e  $C=1$ , per cui tale caso è quello peggiore.  
Il tempo di ritardo si calcola come:

$$t_{val} = \frac{2C_X}{\beta'_p (S_p/3) V_{DD}} F(V_T/V_{dd}) + \frac{2C_L}{\beta'_n (S_X/3) V_{DD}} F(V_T/V_{dd})$$

dove  $C_X = S_X C_{m1}$  è la capacità di ingresso del transistore nMOSFET del pull-down del secondo stadio, e  $C_{m1} = (C_{OX} L_{MIN}^2 + 2C_{GSO} L_{MIN}) = 1fF$ .

Minimizzando  $t_{val}$  in funzione di  $S_X$ , otteniamo:

$$S_X = \sqrt{\frac{\beta'_p C_L}{\beta'_n C_{m1}}} = 10$$

- 3) Sfruttando la formula per il tempo di ritardo che abbiamo scritto sopra, otteniamo che  $t_{val} = 882 ps$  visto che la funzione  $F(V_T/V_{dd}) = 2.2$ . Come detto sopra,  $A=B=0$  e  $C=1$  è l'unico caso in cui la capacità  $C_L$  viene scaricata durante la fase di valutazione.
- 4) Il tempo di pre-carica del secondo stadio si calcola velocemente come:

$$t_{p2} = \frac{2C_L}{\beta'_p S_p V_{DD}} F(V_T/V_{dd}) = 2.9 ns$$

mentre, per il primo stadio, otteniamo un tempo di pre-scarica pari a:

$$t_{p1} = \frac{2C_X}{\beta'_n S_n V_{DD}} F(V_T/V_{dd}) = 73.5 ps$$

- 5) Il secondo stadio scarica la capacità  $C_L$  solo quando  $A=B=0$  e  $C=1$ , cioè quando  $F=0$ . Inoltre, il primo stadio carica la capacità  $C_X$  solo quando  $A=0$  e  $B=0$ . Per cui, sapendo che  $P_{(F=0)}=1/8$ , mentre  $P_{(A=0,B=0)}=1/4$ , otteniamo che la potenza dinamica dissipata vale:

$$P_d = C_L V_{DD}^2 f_{ck} P_{(F=0)} + C_X V_{DD}^2 f_{ck} P_{(A=0,B=0)} = 22 \mu W$$